On Monday, May 10, 2021, Benjamin Herrenschmidt &lt;<a href="mailto:benh@kernel.crashing.org">benh@kernel.crashing.org</a>&gt; wrote:<div><br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
&gt; 48 bits of address-compares?  48x XOR gates (10 gates per XOR), times<br>
&gt; 64, that&#39;s 31,000 gates!  woo!<br>
<br>
Euh... no, it&#39;s a set associative TLB, not a CAM at all.</blockquote><div><br></div><div>tck, tck.... ah yes</div><div><a href="https://ars.els-cdn.com/content/image/3-s2.0-B978012800056400008X-f08-09-9780128000564.jpg">https://ars.els-cdn.com/content/image/3-s2.0-B978012800056400008X-f08-09-9780128000564.jpg</a></div><div><br></div><div>ok.  so the LSBs are treated as the lookup, meaning a standard 1R1W SRAM/BRAM could be used. and that should be single cycle, no problem.</div></div><div><br></div><div>nice.</div><div><br></div><div>which makes me curious as to what the heck is going on if timing there is so critical.</div><div><br></div><div>l.</div><div><br></div><br><br>-- <br>---<br>crowd-funded eco-conscious hardware: <a href="https://www.crowdsupply.com/eoma68" target="_blank">https://www.crowdsupply.com/eoma68</a><br><br>