<div dir="auto"><div><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Sat, May 29, 2021, 02:05 Luke Kenneth Casson Leighton &lt;<a href="mailto:lkcl@lkcl.net">lkcl@lkcl.net</a>&gt; wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">links:<br>
<a href="https://bugs.libre-soc.org/show_bug.cgi?id=230#c71" rel="noreferrer noreferrer" target="_blank">https://bugs.libre-soc.org/show_bug.cgi?id=230#c71</a><br>
<a href="https://libre-soc.org/openpower/sv/int_fp_mv/" rel="noreferrer noreferrer" target="_blank">https://libre-soc.org/openpower/sv/int_fp_mv/</a><br>
<br>
Lauri is kindly investigating MP3 in SVP64 assembler and it&#39;s turning out to<br>
be a good test of what opcodes are needed.  in the bi-weekly meeting last<br>
week, Paul, we mentioned briefly the need for GPR-to-FPR and FPR-to-GPR<br>
mv operations (straight bit-wise) given that VSX/SIMD will not be added to<br>
Libre-SOC as a GPU / VPU.<br></blockquote></div></div><div dir="auto"><br></div><div dir="auto">If we&#39;re going to add bitwise FPR &lt;-&gt; GPR move instructions, it is also very important to also add the combined integer &lt;-&gt; fp conversion + move instructions, since those are easily &gt;90% of FPR &lt;-&gt; GPR moves, converting a common 2 instruction sequence to a 1 instruction sequence, as explained in more detail here:</div><div dir="auto"><a href="https://bugs.libre-soc.org/show_bug.cgi?id=230#c74">https://bugs.libre-soc.org/show_bug.cgi?id=230#c74</a><br></div><div dir="auto"><br></div><div dir="auto">Jacob</div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
</blockquote></div></div></div>